Fanuc 910 und 911 SRAM Paritätsalarm Recovery

Einleitung

Ein plötzlicher Stillstand der Spindel mitten im laufenden Fertigungsprozess oder eine unvorhergesehene Kollision des Werkzeugrevolvers mit dem Spannfutter (chuck) oder der Reitstockbarriere (tailstock barrier) sind die fatalen Folgen, wenn eine entladene 3-V-Pufferbatterie der Fanuc-Steuerung zu spät bemerkt wird. Blinkt die Warnung „BAT“ auf dem Bedienfeld und wird die CNC-Maschine über längere Zeit – beispielsweise über ein Jahr – ohne Spannungsversorgung stillgesetzt, droht der vollständige Verlust aller SRAM-Daten. Beim nächsten Einschalten wird das Bedienpersonal mit den verheerenden RAM-Paritätsalarmen Fanuc 910 und 911 konfrontiert, die jegliche Maschinenfunktion sofort blockieren. Die größte Gefahr droht jedoch bei der anschließenden Wiederherstellung: Wird dieser Parameter nicht verifiziert, liegt das Ergebnis außerhalb der Toleranz — und der Fehler zeigt sich erst bei der Endmessung, was zu erheblichem Ausschuss führt. Eine korrekte Wiederherstellung aller anwendungsspezifischen Begrenzungen ist daher zwingend erforderlich, um katastrophale Maßabweichungen und mechanische Schäden an den Spannbacken (vise jaw) zu vermeiden. Um einen vollständigen Systemkonfigurationsverlust zu verhindern, wird die Einrichtung eines automatischen Datensicherungszyklus über eine Fanuc automatische Datensicherung für Produktionsumgebungen mit hohem Durchsatz dringend empfohlen.

Technische Übersicht

Systemkategorie	Spezifikationsdetails
Befehlscode	Memory All Clear (RESET + DELETE beim Einschalten), SRAM DATA UTILITY (BOOT-Menü)
Modale Gruppe	Systemwiederherstellung / Hardwarediagnose
Marken	Fanuc
Kritische Parameter	0004#3 (NEPRM), 0010#4 (PRG9), 0389#2 (PRG8)
Hauptbeschränkung	Die Wiederherstellung erfordert ein vollständiges Löschen des Speichers, sodass Standardeinstellungen, Programme und Parameter manuell oder per Batch-Import von externen Backup-Medien neu eingelesen werden müssen.

Schnellleser

Eine blinkende „BAT“-Warnung auf dem Fanuc-Bildschirm zeigt an, dass die 3-V-Pufferbatterie unter 2,6 V gefallen ist und ein sofortiger Austausch im laufenden Betrieb (Hot Replacement) bei eingeschalteter CNC erforderlich ist.
Ein längerer Maschinenstillstand von über einem Jahr mit leerer Pufferbatterie führt unweigerlich zur Beschädigung des flüchtigen SRAMs und löst den Alarm 910 oder 911 aus.
Die Initialisierung der Wiederherstellung erfordert ein physisches Löschen des Speichers (Memory All Clear), das durch gleichzeitiges Gedrückthalten der Tasten RESET und DELETE während des Einschaltvorgangs ausgeführt wird.
Bei Steuerungen der Fanuc Series 20i erfordert das Löschen des SRAMs eine spezielle Hardware-Tastenkombination: Halten der Tasten 7 und 9 beim Hochfahren.
Die Wiederherstellung benutzerdefinierter Parameter, insbesondere der Spannfutter- und Reitstockbarrieren, ist zwingend erforderlich, um zu verhindern, dass Maschinenachsen über ihren Verfahrbereich hinausfahren und schwere mechanische Kollisionen verursachen.
Das Ausführen von Parameteränderungen über die Ladder, wenn 0004#3 (NEPRM) auf 1 gesetzt ist, gefolgt von einer weiteren Änderung mit NEPRM auf 0, erzeugt eine dauerhafte EEPROM-Paritätsabweichung.

Grundlegende Konzepte

Das SRAM-Paritätsmanagement von Fanuc arbeitet auf einer präzisen bit- und bytebasierten Hardwarestruktur, um eine kontinuierliche Datenintegrität zu gewährleisten. Wenn Daten in das flüchtige RAM geschrieben werden, wird ein diskretes Prüfbit, das als Paritätsbit (#P) bezeichnet wird, an das standardmäßige 8-Bit-Datenbyte (#0 bis #7) angehängt. Dieses Paritätsbit wird dynamisch auf 0 oder 1 gesetzt, um die Gesamtzahl der „1“-Bits im Byte konsistent auf einen geraden oder ungeraden Wert zu zwingen. Beim Lesen des Speichers überprüft die Registerarchitektur diesen Zustand; jede Abweichung weist auf eine Datenbeschädigung hin und löst eine Sperrung auf Hardwareebene aus, um die Maschine präventiv anzuhalten, bevor sich die Spindel drehen kann.

Moderne Fanuc-Steuerungen ergänzen diese grundlegende Überprüfung, indem sie ihre SRAM-Arrays mit einem fortschrittlichen ECC-Algorithmus (Error Correcting Code) ausstatten. Anstatt sich ausschließlich auf eine einfache binäre Paritätsprüfung zu verlassen, nutzt das System 8 Bit an Korrekturdaten für jedes 16-Bit-Wort. Dies ermöglicht es der CNC, Ein-Bit-Speicherfehler im laufenden Betrieb dynamisch abzufangen und zu korrigieren, ohne die aktive Produktion zu unterbrechen. Die Steuerung erzeugt erst dann eine harte Maschinenunterbrechung wie den Alarm 935, wenn ein Mehrbitfehler auftritt, der von der ECC-Engine nicht automatisch behoben werden kann.

Um diese flüchtige Speicherumgebung sicher zu verwalten, verfügt die CNC über ein proprietäres BOOT-SYSTEM, das unabhängig von der Haupt-CNC-Software läuft. Diese isolierte Ebene enthält einen dedizierten SRAM DATA UTILITY-Dienstprogrammbildschirm. Diese strukturelle Unabhängigkeit ermöglicht es Instandhaltungsingenieuren, die gesamte SRAM-Architektur sauber auf eine PCMCIA- oder CF-Karte zu sichern oder von dieser wiederherzustellen, selbst wenn ein schwerer Paritätsfehler die primäre Bedienoberfläche vollständig blockiert. Der genaue Ablauf des Exports und der Wiederherstellung auf diesen Speicherkarten wird im Leitfaden über Fanuc SRAM-Backup und -Wiederherstellung ausführlich beschrieben, der die manuellen Schritte erläutert.

Befehlsstruktur

Der Schutz der Systemsoftware und die Konfiguration erfordern eine präzise Kontrolle darüber, wie Parameter im SRAM und EEPROM gespeichert werden. Bediener müssen spezifische Bit-Parameter verwalten, um die Bearbeitungsberechtigungen für kritische Programmbereiche zu steuern und zu konfigurieren, wie Daten in den nichtflüchtigen Speicher geschrieben werden. Beim Bearbeiten oder Speichern von Systemmakros stellt die korrekte Einstellung dieser Register sicher, dass die Programmverzeichnisse während des Routinebetriebs nicht versehentlich geändert oder beschädigt werden.

Besondere Aufmerksamkeit ist bei der Interaktion mit dem Parameter 0004#3 erforderlich. Das Setzen dieses Bits verhindert, dass die Steuerung kontinuierlich Schreibvorgänge auf dem physikalisch begrenzten EEPROM ausführt, und spricht stattdessen das schnellere RAM an. Wenn jedoch Werte über die Ladder-Logik geändert werden, während dieses Bit aktiv ist, und anschließend Änderungen vorgenommen werden, wenn es deaktiviert ist, entsteht eine schwerwiegende Paritätsabweichung zwischen den flüchtigen und nichtflüchtigen Ebenen. Diese Abweichung zwingt das System dazu, benutzerdefinierte Daten beim nächsten Neustart zu überschreiben.

Die physischen Operationen zum Löschen und Wiederherstellen des SRAMs werden an der Bedienfeldschnittstelle während der Systemstartsequenz ausgeführt:

Standard Memory All Clear (Speicher vollständig löschen): RESET- + DELETE-Tasten beim Einschalten gedrückt halten.
Series 20i Memory All Clear: Tasten 7 + 9 beim Einschalten gedrückt halten.
Programmierbare Parameteränderung: G10 L50

Parameter	Bit-Name	Einstellwerte	Beschreibung und funktionelle Auswirkung
0004#3	NEPRM	0 oder 1	Ermöglicht die Parameteränderung nur im RAM (1), um übermäßigen Verschleiß des EEPROMs zu verhindern, oder Standard-Schreiben (0).
0010#4	PRG9	0 oder 1	Schützt kritische Systemprogramme im Bereich 9000-9999, indem Bearbeitungen gesperrt (1) oder zugelassen (0) werden.
0389#2	PRG8	0 oder 1	Schützt benutzerdefinierte Makroprogramme im Bereich 8000-8999, indem Bearbeitungen gesperrt (1) oder zugelassen (0) werden.

Markenanwendungen

Fanuc

Bei Fanuc-CNC-Systemen ist das SRAM der zentrale Speicherbereich für Parameter, Steigungsfehlerkompensation, Werkzeugkorrekturen und Makroprogramme. Es verlässt sich auf eine kontinuierliche 3-V-Batteriepufferung, um die Daten im ausgeschalteten Zustand zu erhalten. Wenn ein Spannungsabfall der Batterie unbemerkt bleibt oder die Hardware während des Transports schwere physische Stöße erleidet, isolieren Paritätsfehler die Steuerung sofort und sperren alle Vorgänge. Das Wiederherstellungsverfahren erfordert ein bewusstes Löschen des gesamten Speichers (Memory All Clear), wodurch die SRAM-Partition vollständig geleert wird. Nach dem Löschen müssen Bediener in das proprietäre BOOT-SYSTEM starten und zur SRAM DATA UTILITY navigieren, um das Systemabbild von einer zuvor erstellten Backup-Karte wiederherzustellen. Das Versäumnis, eine vollständige Wiederherstellung durchzuführen – insbesondere von sicherheitskritischen Daten wie den Achsbegrenzungen und Reitstockbarrieren –, führt unweigerlich zu mechanischen Kollisionen.

Markenvergleich

Fanuc-Steuerungsserie	Tastenkombination zum Speicherlöschen	Diagnose- und Überwachungspfad	Hardware-SRAM-Montagemethode
Series 15	RESET- + DELETE-Tasten beim Einschalten	Überwacht über Diagnoseadresse DGN 3016	SRAM-Modul auf speziellen Steckplätzen der Hauptsteuerungsplatine montiert
Series 16i / 18i / 21i	RESET- + DELETE-Tasten beim Einschalten	SRAM-Dienstprogrammschnittstelle im BOOT-SYSTEM-Menü	Direkt auf der Haupt-CPU-Platine montiert mit Steckplatzvariationen je nach Platinenversion
Series 20i	Tasten 7 + 9 gleichzeitig beim Einschalten	SRAM-Dienstprogrammschnittstelle im BOOT-SYSTEM-Menü	Direkt in die kompakte Haupt-CPU-Platinenarchitektur integriert

Technische Analyse

Die analytische Abweichung zwischen den Fanuc-Serien liegt in ihren physischen Löschsequenzen und diagnostischen Überwachungsschnittstellen. Während Standardsteuerungen wie die Series 16i, 18i und 21i beim Start auf die Zwei-Tasten-Kombination RESET und DELETE setzen, um das SRAM zurückzusetzen, erfordert die Series 20i eine spezielle Hardware-Bypass-Funktion, bei der die Tasten 7 und 9 gedrückt gehalten werden müssen. Dies verhindert eine versehentliche Ausführung einer vollständigen Löschung bei den Kompaktserien. Aus diagnostischer Sicht zeigt sich eine deutliche Verschiebung in der Diagnosezuordnung. Die ältere Series 15 nutzt das Diagnoseregister DGN 3016, um den Zustand des Speicherbusses aktiv zu verfolgen, während moderne Steuerungen der Series 16i und 18i diese Überwachung auf dynamische Bildschirme auf BIOS-Ebene verlagern und die Speichersteckplatz-Zuordnung direkt über verschiedene Revisionen der Haupt-CPU-Platine verwalten.

Programmbeispiele

%
O1001 (SRAM PARAMETER AND MACRO TEST) ;
G90 G17 G40 ;
G10 L50 ; (Programmierbares Schreiben von Parametern zur Änderung von SRAM-Registern aktivieren)
N9000 P0010 R00000000 ; (Parameter 0010 Bit 4 auf 0 ändern, um Programmbearbeitungen zu aktivieren)
G11 ; (Ende der programmierbaren Parametereingabe)
M98 P9000 ; (Geschütztes Unterprogramm P9000 aufrufen, das sich im SRAM-Speicher befindet)
M30 ; (Programmende, Programmzeiger an den Speicheranfang zurücksetzen)
%

Trockenlauf (dry run)

In einer Trockenlauf-Ausführung oder einer Offline-Testumgebung zeigt dieser Codeblock, wie man programmierbar auf SRAM-Parameter zugreift und diese ändert, bevor ein Makroaufruf ausgeführt wird.
Der Befehl G10 L50 öffnet den Parametereingabemodus, der direkt auf die flüchtigen SRAM-Register abzielt.
Die Parameterzeile ändert den Zustand des Schutzbits (Setzen des PRG9-Bits von Parameter 0010 auf 0), um Änderungen an den Unterprogrammen im 9000er-Bereich zu ermöglichen.
Der Befehl G11 beendet den Dateneingabemodus und schreibt den aktualisierten Zustand.
Der Befehl M98 P9000 wird anschließend ausgeführt und ruft das Unterprogramm 9000 aus dem SRAM-Speicherbereich auf.
Schließlich beendet M30 das Programm und setzt den aktiven Programmzeiger zurück an den Anfang des Programmspeichers.

Fehleranalyse

Marke	Alarmcode	Auslösebedingung	Bediener-Symptom	Ursache & Behebung
Fanuc	Alarm 910	RAM-Paritätsfehler im Low-Byte (Byte 0) des Lochstreifenspeicher-RAM-Moduls erkannt.	Sofortiger Stopp des Maschinenzyklus, Aufleuchten der roten Alarmleuchte und vollständige Systemsperre.	Beschädigte Low-Byte-Register oder ein physischer Fehler im Speicherbus der Hauptplatine. Erfordert ein bewusstes Löschen des gesamten Speichers (RESET + DELETE beim Einschalten) und eine saubere Wiederherstellung aus dem Backup. Wenn der Alarm weiterhin besteht, ist der Austausch der Haupt-CPU-Platine erforderlich.
Fanuc	Alarm 911	RAM-Paritätsfehler im High-Byte (Byte 1) des SRAM-Moduls erkannt.	Vollständige Betriebssperre, wobei der Diagnosebildschirm den High-Byte-Paritätsfehler anzeigt.	Datenbeschädigung in den High-Byte-Speicherregistern oder ein defektes FROM/SRAM-Modul. Die Behebung erfordert das Ausführen einer vollständigen Speicherlöschung beim Booten und das erneute Importieren der Parameter. Ein Austausch des Moduls ist erforderlich, wenn physische Hardwarebeschädigungen vorliegen.
Fanuc	Alarm 935	Die ECC-Prüfung (Error Correcting Code) erkennt einen Mehrbitfehler im SRAM-Teileprogrammspeicher, der nicht automatisch korrigiert werden kann.	Spindelstopp, Achsbewegungsstopp und Systemabschaltung mit Anzeige von Alarm 935. Während SRAM-Paritätsalarme das gesamte Steuerungssystem stoppen, weisen achsenspezifische Probleme wie der SV0411-Servodeviationsalarm auf Anomalien im Regelkreis hin.	Mehrere Bits in einem 16-Bit-Wort sind gleichzeitig ausgefallen, was die Ein-Bit-Selbstkorrekturgrenze des ECC-Algorithmus überschreitet. Dies erfordert das Löschen des Programmspeichers über das Boot-Menü, die Neuinitialisierung des Speicherbereichs und die Wiederherstellung der Dateien. Wenn der Fehler erneut auftritt, muss der physische SRAM-Chip ausgetauscht werden.

Anwendungshinweis

Ein katastrophaler Achsüberlauf, der zu einer schweren physischen Kollision mit der Spannbacke (vise jaw) oder dem Spannfutter (chuck) führt, ist die unmittelbare Konsequenz, wenn Instandhalter nach einem Speicher-Reset die gesicherten Parameter der Spannfutter- und Reitstockbarrieren nicht sorgfältig verifizieren. Im regulären Betrieb scannt das Fanuc-BOOT-System den gesamten SRAM-Speicherbereich bei Backup-Vorgängen zyklisch. Dieser automatische Scan kann unerwartet einen Paritätsfehler in einem ungenutzten oder nicht zugewiesenen Speicherbereich auslösen, selbst wenn die Maschine scheinbar fehlerfrei läuft. Das Durchführen eines vollständigen Speicher-Resets (Memory All Clear) mittels der Tasten RESET und DELETE beim Hochfahren initialisiert diese ungenutzten Zonen sauber neu, wodurch der Fehlalarm eliminiert und das Laden der Master-Parameterdateien ermöglicht wird. Bediener müssen diese Schutzgrenzen zwingend kontrollieren und abgleichen, bevor sie den automatischen Zyklus starten, da eine fehlerhafte Wiederherstellung unweigerlich zu Maßabweichungen, Toleranzüberschreitung und kostspieligem Ausschuss führt.

Fazit

Die langfristige Sicherung der Prozesssicherheit und die Vermeidung von ungeplantem Ausschuss erfordern eine proaktive Instandhaltungsstrategie. Der rechtzeitige Austausch der Pufferbatterie unter eingeschalteter Steuerspannung sowie regelmäßige Datensicherungen des SRAM-Abbilds über die integrierte SRAM DATA UTILITY verhindern wirksam den gefürchteten Datenverlust. Sollte dennoch ein Paritätsalarm 910 oder 911 auftreten, stellt die systematische Speicherlöschung gefolgt von einer präzisen Parameterrücksicherung den einzigen Weg dar, um die Maschine wieder sicher innerhalb der geforderten Toleranzgrenzen in Betrieb zu nehmen.

Häufig gestellte Fragen (FAQ)

Wie wird eine Toleranzüberschreitung nach der SRAM-Wiederherstellung bei Fanuc-Steuerungen verhindert?

Nach dem Zurückspielen des SRAM-Backups können minimale Abweichungen in den Achsreferenzen oder den Software-Endschaltern (Software Limits) verbleiben, die bei der Bearbeitung Maßabweichungen verursachen. Um Ausschuss beim ersten Werkstück zu vermeiden, muss nach der Wiederherstellung zwingend eine manuelle Referenzpunktfahrt durchgeführt und die Position der Spannfutter- und Reitstockbarrieren mechanisch überprüft werden. Aktion: Führen Sie vor dem ersten Automatiklauf eine Testfahrt im Einzelsatzmodus (Single Block) mit reduzierter Vorschubgeschwindigkeit und ohne Werkstück durch, um die Verfahrgrenzen visuell zu bestätigen.

Welche Gefahr besteht für die EEPROM-Lebensdauer bei fehlerhafter Verwendung von Parameter 0004#3 (NEPRM)?

Das dauerhafte Schreiben von Parametern über die PLC/Ladder bei deaktiviertem NEPRM-Bit (Wert 0) führt zu einer extremen Belastung des EEPROM-Speicherbausteins, da dieser im Gegensatz zum SRAM nur eine begrenzte Anzahl an Schreibzyklen verträgt. Ist NEPRM hingegen auf 1 gesetzt, werden Änderungen nur im RAM gepuffert, was bei unvollständiger Synchronisation nach einem Neustart zu einem Paritätskonflikt führen kann. Aktion: Setzen Sie den Parameter 0004#3 (NEPRM) während automatischer Parameteränderungen im CNC-Programm gezielt auf 1 und stellen Sie sicher, dass nach Abschluss aller Schreibvorgänge das Bit wieder auf 0 zurückgesetzt wird, um Datenkonsistenz zu garantieren.

Wie lässt sich ein sporadischer SRAM-Paritätsfehler ohne physischen Batteriedefekt auf der Shop-Floor-Ebene erklären?

Sporadische Ausfälle und unregelmäßige Paritätsalarme (z. B. Alarm 910 oder 911) können durch EMV-Störungen (Elektromagnetische Verträglichkeit), schlechte Erdung der Steuerungsplatinen oder mechanische Erschütterungen während des Transports der Maschine verursacht werden, die einzelne Bit-Zustände im flüchtigen Speicher verfälschen. Auch unvollständig gelöschte, temporäre Speicherbereiche können beim automatischen Systemscan als Paritätsfehler interpretiert werden. Aktion: Führen Sie bei sporadisch auftretenden Alarmen ohne Spannungsverlust einen vollständigen Speicher-Reset (Memory All Clear) über das BOOT-Menü durch und überprüfen Sie die Erdungsverbindungen des Steuerungsschranks, um elektrische Störsignale zu eliminieren.

Fanuc 910/911 SRAM Parity Alarm Beheben & Wiederherstellen