Recuperación de Alarma de Paridad SRAM Fanuc 910 y 911 en CNC

Introducción

Un eje descontrolado que impacta violentamente contra el chuck o las mordazas de la prensa (vise jaw) es el costo real de ignorar una advertencia de batería baja en un control Fanuc. Cuando un taller deja una máquina apagada y sin uso durante un período prolongado con una batería agotada, la memoria SRAM se corrompe por completo. Al encender el equipo nuevamente, el operador se enfrenta a las alarmas de paridad 910 o 911, deteniendo de inmediato toda la producción y provocando un costoso tiempo de inactividad. La recuperación de este estado crítico exige un borrado completo de la memoria, pero el verdadero peligro surge después: si el personal no restaura correctamente los parámetros de las barreras físicas del chuck y el tailstock, la máquina perderá sus límites de seguridad. En este escenario, la desviación dimensional y el desbordamiento de límites provocarán colisiones catastróficas o la generación continua de piezas rechazadas que solo se detectarán al final de la jornada. Para evitar la pérdida completa de la configuración del sistema, se recomienda encarecidamente programar un ciclo de copia de seguridad automática de Fanuc en entornos de alta producción.

Resumen Técnico

Categoría del Sistema	Detalles de la Especificación
Código de Comando	Memory All Clear (RESET + DELETE en el encendido), SRAM DATA UTILITY (Menú BOOT)
Grupo Modal	Recuperación del Sistema / Diagnóstico de Hardware
Marcas	Fanuc
Parámetros Críticos	0004#3 (NEPRM), 0010#4 (PRG9), 0389#2 (PRG8)
Restricción Principal	La recuperación exige un borrado completo de la memoria (memory wipe), lo que requiere que las configuraciones estándar, programas y parámetros se vuelvan a importar de forma manual o por lotes (batch) desde un medio de copia de seguridad (backup) externo.

Lectura Rápida

• Una advertencia "BAT" parpadeante en la pantalla de control de Fanuc indica que la batería de respaldo de 3 V está por debajo de 2.6 V y necesita un reemplazo inmediato en caliente (hot replacement) mientras el CNC permanece encendido.
• Un apagado prolongado de la máquina que supere un año con una batería de respaldo agotada corrompe inevitablemente la SRAM volátil, activando la Alarm 910 o 911.
• Iniciar la recuperación requiere un Memory All Clear físico, ejecutado manteniendo presionadas las teclas RESET y DELETE simultáneamente durante la secuencia de encendido.
• En los controladores Fanuc Series 20i, borrar la SRAM requiere una combinación de teclas de hardware distinta: mantener presionadas las teclas 7 y 9 durante el arranque.
• Restaurar los parámetros personalizados, especialmente las barreras de chuck y tailstock, es obligatorio para evitar que los ejes de la máquina excedan sus límites de carrera (overtravel) y causen colisiones estructurales severas.
• Ejecutar ediciones de parámetros a través del ladder cuando 0004#3 (NEPRM) está establecido en 1, seguido de otra modificación con NEPRM establecido en 0, genera un desajuste permanente de paridad (parity mismatch) en la EEPROM.

Conceptos Básicos

La gestión de paridad de SRAM de Fanuc opera en una estructura precisa de hardware a nivel de bits y bytes para garantizar la integridad continua de los datos. Cuando los datos se escriben en la RAM volátil, un bit de verificación discreto, designated como bit de paridad (#P), se añade al byte de datos estándar de 8 bits (#0 a #7). Este bit de paridad se establece dinámicamente en 0 o 1 para forzar que el conteo total de bits "1" en el byte sea consistentemente par (even) o impar (odd). Al leer la memoria, la arquitectura del registro verifica este estado; cualquier desviación indica corrupción de datos y activa un bloqueo a nivel de hardware para detener preventivamente la máquina antes de que el spindle pueda acoplarse.

Los controladores modernos de Fanuc complementan esta verificación básica diseñando sus arreglos de SRAM con un algoritmo avanzado de Código de Corrección de Errores (ECC). En la práctica, el sistema utiliza 8 bits de datos de corrección por cada palabra de 16 bits. Esto permite que el CNC intercepte y corrija dinámicamente fallas de memoria de un solo bit sobre la marcha (on the fly) sin detener la producción activa. El control solo genera una interrupción dura de la máquina, como la Alarm 935, cuando ocurre una falla de múltiples bits que no puede ser corregida automáticamente por el motor ECC.

Para gestionar de manera segura este entorno de memoria volátil, el CNC cuenta con un BOOT SYSTEM propietario que se ejecuta independientemente del software principal del CNC. Esta capa aislada aloja una pantalla de utilidad dedicada SRAM DATA UTILITY. Esta independencia estructural permite a los ingenieros de mantenimiento realizar copias de seguridad (backup) o restaurar de manera limpia toda la arquitectura SRAM utilizando una tarjeta PCMCIA o CF, incluso cuando una falla de paridad dura congela por completo la interfaz principal del operador. El proceso preciso de exportación y restauración de estas tarjetas de memoria se detalla en la guía sobre copia de seguridad y restauración de SRAM de Fanuc, que describe los pasos manuales.

Estructura de Comandos

La protección y configuración del software del sistema requieren un control preciso sobre cómo se almacenan los parámetros en la SRAM y la EEPROM. Los operadores deben gestionar parámetros de bits específicos para controlar los permisos de edición para rangos de programas críticos y configurar cómo se confirman los datos en el almacenamiento no volátil. Al editar o almacenar macros del sistema, configurar estos registros correctamente garantiza que los directorios de programas no se modifiquen o corrompan inadvertidamente durante la operación de rutina.

Se requiere especial atención al interactuar con el parámetro 0004#3. Establecer este bit evita que el control ejecute continuamente escrituras en la EEPROM de vida útil físicamente limitada, apuntando en su lugar a la RAM más rápida. Sin embargo, modificar valores a través de la lógica ladder cuando este bit está activo, y posteriormente realizar ediciones cuando está deshabilitado, crea un desajuste de paridad (parity mismatch) severo entre las capas volátiles y no volátiles. Esta discrepancia obliga al sistema a sobrescribir los datos personalizados en el próximo reinicio (reboot).

Las operaciones físicas para borrar y restaurar la SRAM se ejecutan en la interfaz del panel de control durante la secuencia de arranque del sistema:

• Standard Memory All Clear: Mantener presionadas las teclas RESET + DELETE durante el encendido.
• Series 20i Memory All Clear: Mantener presionadas las teclas 7 + 9 durante el encendido.
• Modificación programable de parámetros: G10 L50

Parámetro	Nombre del Bit	Valores de Configuración	Descripción y Efecto Funcional
0004#3	NEPRM	0 or 1	Habilita la modificación de parámetros solo en RAM (1) para evitar el desgaste excesivo en la EEPROM, o escritura estándar (0).
0010#4	PRG9	0 or 1	Protege programas críticos del sistema en el rango 9000-9999 al inhibir ediciones (1) o permitir modificaciones (0).
0389#2	PRG8	0 or 1	Protege programas macro personalizados en el rango 8000-8999 al inhibir ediciones (1) o permitir modificaciones (0).

Aplicaciones de Marca

Fanuc

En los sistemas CNC de Fanuc, la SRAM es el área de almacenamiento principal para parámetros, compensación de error de paso (pitch error), tool offsets y programas macro. Depende de una batería de respaldo continua de 3 V para mantener los datos durante los estados de apagado. Si una caída de voltaje de la batería pasa desapercibida, o si el hardware sufre un impacto físico severo durante el transporte, los errores de paridad aíslan inmediatamente el control y bloquean todas las operaciones. El procedimiento de recuperación requiere un Memory All Clear intencional, el cual borra por completo la partición SRAM. Después del borrado, los operadores deben arrancar en el BOOT SYSTEM propietario y navegar a la SRAM DATA UTILITY para restaurar la imagen del sistema desde una tarjeta de copia de seguridad (backup) anterior. Omitir completar una restauración completa, particularmente de datos críticos para la seguridad como los límites de carrera de los ejes y las barreras de tailstock, provocará colisiones mecánicas.

Comparación de Marcas

Serie del Controlador Fanuc	Teclas de Comando para Borrado de Memoria	Ruta de Diagnóstico y Monitoreo	Método de Montaje de Hardware SRAM
Series 15	Teclas RESET + DELETE en el encendido	Monitoreado a través de la dirección de diagnóstico DGN 3016	Módulo SRAM montado en ranuras especializadas dentro de la placa controladora principal
Series 16i / 18i / 21i	Teclas RESET + DELETE en el encendido	Interfaz de utilidad SRAM en el menú BOOT SYSTEM	Montado directamente en la placa CPU principal con variaciones de ranuras entre versiones de placas
Series 20i	Teclas 7 + 9 simultáneamente en el encendido	Interfaz de utilidad SRAM en el menú BOOT SYSTEM	Integrado directamente en la arquitectura compacta de la placa CPU principal

Análisis Técnico

La divergencia analítica entre las series de Fanuc radica en sus secuencias físicas de borrado e interfaces de monitoreo de diagnóstico. Mientras que los controladores estándar como las Series 16i, 18i y 21i dependen de la combinación de dos teclas RESET y DELETE durante el arranque para restablecer la SRAM, la Series 20i requiere una derivación (bypass) especializada a nivel de hardware manteniendo presionadas las teclas 7 y 9. Esto evita la ejecución accidental de un borrado completo (full wipe) en límites compactos. Desde una perspectiva de diagnóstico, el mapeo de diagnóstico presenta un cambio marcado. La antigua Series 15 utiliza el registro de diagnóstico DGN 3016 para rastrear activamente los estados del bus de memoria, mientras que los controles modernos de las Series 16i y 18i trasladan esta supervisión a pantallas dinámicas a nivel de BIOS, gestionando el mapeo de ranuras de memoria directamente a través de las distintas revisiones de la placa madre de la CPU principal.

Ejemplos de Programas

%
O1001 (PRUEBA DE PARÁMETROS SRAM Y MACROS) ;
G90 G17 G40 ;
G10 L50 ; (Habilitar la escritura programable de parámetros para alterar los registros SRAM)
N9000 P0010 R00000000 ; (Modificar el bit 4 del Parámetro 0010 a 0 para habilitar la edición de programas)
G11 ; (Fin de la entrada programable de parámetros)
M98 P9000 ; (Llamar al subprograma protegido P9000 que reside en la memoria SRAM)
M30 ; (Fin del programa, rebobinar el puntero del programa al principio de la memoria)
%

ejecución en seco (dry run)

• En una ejecución en seco o entorno de prueba offline, este bloque de código demuestra cómo acceder y alterar de manera programable los parámetros SRAM antes de ejecutar una llamada de macro.
• El comando G10 L50 abre el modo de entrada de parámetros, apuntando directamente a los registros SRAM volátiles.
• La línea del parámetro modifica el estado del bit de protección (estableciendo el bit PRG9 del Parámetro 0010 en 0) para permitir modificaciones en los subprogramas del rango 9000.
• El comando G11 termina el modo de entrada de datos, escribiendo el estado actualizado.
• Luego se ejecuta el comando M98 P9000, llamando al subprograma 9000 desde el espacio de memoria SRAM.
• Finalmente, M30 termina el programa, restableciendo el puntero del programa activo al principio de la memoria del programa.

Análisis de Errores

Marca	Código de Alarma	Condición de Activación	Síntoma para el Operador	Causa Raíz y Resolución
Fanuc	Alarm 910	Error de paridad de RAM detectado en el byte bajo (Byte 0) del módulo RAM de la memoria de cinta.	Parada inmediata del ciclo de la máquina, iluminación de la luz roja de alarma y bloqueo total del sistema.	Registros de byte bajo corrompidos o una falla física en el bus de memoria del PCB principal. Requiere un Memory All Clear intencional (RESET + DELETE en el encendido) y una restauración limpia desde la copia de seguridad (backup). Si la alarma persiste, se requiere el reemplazo de la placa CPU principal.
Fanuc	Alarm 911	Error de paridad de RAM detectado en el byte alto (Byte 1) del módulo SRAM.	Bloqueo operativo total con pantalla de diagnóstico que muestra la falla de paridad del byte alto.	Corrupción de datos en los registros de memoria de byte alto o un módulo FROM/SRAM defectuoso. La resolución requiere ejecutar un borrado de memoria (memory wipe) completo durante el arranque y volver a importar el conjunto de parámetros. El reemplazo del módulo es necesario si hay daño físico en el hardware.
Fanuc	Alarm 935	La verificación del Código de Corrección de Errores (ECC) detecta una falla de múltiples bits en el almacenamiento de programas de pieza de la SRAM que no se puede corregir automáticamente.	Parada del spindle, detención del movimiento de los ejes y apagado del sistema con la Alarm 935 en pantalla. Además, mientras que las alarmas de paridad de SRAM detienen todo el sistema de control, los problemas específicos de los ejes, como la alarma de desviación del servo SV0411, indican anomalías en el lazo de retroalimentación.	Múltiples bits en una palabra de 16 bits han fallado simultáneamente, superando el límite de autocorrección de un solo bit del algoritmo ECC. Esto requiere borrar la memoria del programa a través del menú de arranque, reinicializar el espacio y restaurar los archivos. Si la falla se repite, reemplace el chip físico de SRAM.

Nota de Aplicación

La pérdida total de los parámetros críticos de mecanizado debido a un error de paridad detiene la máquina instantáneamente, elevando drásticamente el tiempo de inactividad. Para evitar esto, el operador debe monitorear constantemente la advertencia "BAT" en la pantalla del CNC, la cual se activa cuando el voltaje de la batería de respaldo de 3 V cae por debajo de 2.6 V. Si se ignora esta advertencia y el equipo se apaga por más de un año, la SRAM perderá su energía volátil, corrompiendo los registros del byte bajo (Alarm 910) o del byte alto (Alarm 911). La recuperación requiere ejecutar un Memory All Clear físico en el encendido presionando RESET y DELETE (o las teclas 7 y 9 en controles Series 20i), seguido de una restauración por lotes a través de la SRAM DATA UTILITY en el menú BOOT SYSTEM. Además, los programadores deben tener extrema precaución al usar el parámetro 0004#3 (NEPRM) para editar registros en la RAM; realizar modificaciones en la lógica ladder bajo este modo y luego volver a modificar tras regresar NEPRM a 0 generará un desajuste permanente en la EEPROM.

Si no se verifica este parámetro antes de producción, la desviación dimensional se acumula ciclo a ciclo y solo se detecta en la inspección final como pieza rechazada. Validar el parámetro 0004#3 elimina la causa más frecuente de parada no planificada en este comando, garantizando que el husillo y la torreta operen dentro de zonas seguras y evitando colisiones destructivas contra la pieza o el utillaje. Por lo tanto, los técnicos de taller deben verificar estrictamente los parámetros de barrera física del chuck y del tailstock antes de autorizar cualquier ejecución en automático.

Red de Comandos Relacionados

• RESET + DELETE Keys (Memory All Clear): Borra toda la partición SRAM al arrancar para eliminar las alarmas de paridad e inicializar espacios de memoria limpios.
• 7 + 9 Keys (Series 20i Memory Clear): Sirve como la derivación (bypass) de arranque especializada de dos teclas requerida específicamente para borrar la memoria volátil en los controles Fanuc Series 20i.
• SRAM DATA UTILITY: Opera dentro del menú independiente BOOT SYSTEM para permitir el guardado y la restauración por lotes (batch) de toda la configuración de la SRAM a través de una tarjeta de memoria.
• G10 L50 (Programmable Parameter Input): Permite la escritura automática de parámetros y valores de registro directamente en la partición SRAM activa desde un programa de pieza.
• M98 P9000: Invoca subprogramas y macros personalizados almacenados en el espacio de memoria SRAM protegido bajo bloqueo de parámetros.

Conclusión

La prevención activa es la única defensa contra fallas catastróficas de memoria que destruyen el tiempo de ciclo y paralizan la planta de producción. Sustituir las baterías de respaldo de 3 V en caliente (hot replacement) mientras el CNC está encendido y realizar respaldos periódicos de la SRAM a través del BOOT SYSTEM son prácticas obligatorias de mantenimiento preventivo. Validar los límites físicos de seguridad antes de reanudar el mecanizado asegura que el husillo y el eje de la máquina nunca colisionen contra las mordazas de la prensa o el chuck, protegiendo las herramientas de corte y eliminando por completo el riesgo de generar piezas rechazadas debido a desajustes del sistema.

Preguntas Frecuentes (FAQ)

¿Cómo se realiza un reemplazo de batería en caliente (hot replacement) en Fanuc para no perder los parámetros de la SRAM?

Para reemplazar la batería de respaldo de 3 V sin borrar la SRAM, el CNC debe permanecer encendido en todo momento durante el proceso. Si realiza el cambio con la máquina apagada, la energía se interrumpirá instantáneamente y se perderán todos los datos del sistema, resultando en costosas paradas. Retire la cubierta del compartimento de la batería en la placa principal, desconecte el conector antiguo, inserte la nueva celda de litio Fanuc original y vuelva a conectar con cuidado antes de 60 segundos. Acción práctica: Programe un recordatorio anual en el plan de mantenimiento preventivo para cambiar las baterías en caliente de todos sus equipos Fanuc antes de que parpadee el indicador "BAT" en pantalla.

¿Qué causa un desajuste de paridad en la EEPROM después de modificar la lógica ladder con el parámetro 0004#3 (NEPRM)?

El desajuste ocurre cuando se activa el bit NEPRM del parámetro 0004#3 para desviar las escrituras al chip RAM volátil y evitar el desgaste del circuito físico de la EEPROM, pero luego se realizan modificaciones en la lógica ladder o en la tabla de parámetros y se deshabilita el bit sin sincronizar los estados. Esto provoca que el BIOS detecte valores incongruentes en el siguiente encendido del control. Si no se verifica este parámetro antes de producción, la desviación dimensional se acumula ciclo a ciclo y solo se detecta en la inspección final como pieza rechazada. Acción práctica: Después de cualquier cambio de parámetros en el PLC ladder, desactive el bit NEPRM (estableciéndolo en 0), apague el control de forma segura y realice un ciclo completo de reinicio para consolidar y verificar los datos en el almacenamiento no volátil.

¿Por qué el sistema de arranque de Fanuc detecta alarmas de paridad falsas en sectores de memoria no asignados y cómo se soluciona?

Esto se debe a que el BOOT SYSTEM de Fanuc realiza un escaneo bit a bit exhaustivo de todo el espacio físico de la SRAM durante sus rutinas de respaldo. Si hay bits aleatorios no inicializados en zonas que no contienen programas de pieza o parámetros (sectores muertos), la lectura generará una paridad errónea e interrumpirá el proceso de copia de seguridad con un fallo de hardware. Acción práctica: Aproveche las paradas técnicas programadas para realizar un Memory All Clear físico manteniendo RESET y DELETE durante el encendido, lo que inicializará a cero cada sector no utilizado de la memoria antes de cargar la copia de seguridad limpia.